Kursplan för |
|
EDA321 - Digitalteknik-syntes
|
| |
| Kursplanen fastställd 2012-02-18 av programansvarig (eller motsvarande) |
| Ägare: TKDAT |
|
|
7,5 Poäng |
| Betygskala: TH - Fem, Fyra, Tre, Underkänt |
| Utbildningsnivå: Grundnivå |
|
Huvudområde: Datateknik, Elektroteknik
|
|
Institution: 37 - DATA- OCH INFORMATIONSTEKNIK
|
Undervisningsspråk: Engelska
Blockschema:
LA
| Modul |
|
Poängfördelning |
|
Tentamensdatum |
|
Lp1 |
Lp2 |
Lp3 |
Lp4 |
Sommarkurs |
Ej Lp |
| 0105 |
Laboration |
3,0 hp |
Betygskala: UG |
|
|
|
3,0 hp
|
|
|
|
|
|
| 0205 |
Tentamen |
4,5 hp |
Betygskala: TH |
|
|
|
4,5 hp
|
|
|
|
|
11 Mar 2013 fm M, |
18 Jan 2013 fm M, |
29 Aug 2013 fm M |
I program
TKDAT DATATEKNIK, CIVILINGENJÖR, Årskurs 2 (obligatorisk)
TKELT ELEKTROTEKNIK, CIVILINGENJÖR - Specialisering i hållbar utveckling, Årskurs 3 (obligatoriskt valbar)
TKELT ELEKTROTEKNIK, CIVILINGENJÖR - Allmän inriktning, Årskurs 3 (obligatoriskt valbar)
TKITE INFORMATIONSTEKNIK, CIVILINGENJÖR, Årskurs 3 (valbar)
TIDAL DATAINGENJÖR, Årskurs 3 (obligatoriskt valbar)
TIELL ELEKTROINGENJÖR - Allmän inriktning, Årskurs 3 (obligatoriskt valbar)
Examinator:
Docent Ioannis Sourdis
Ersätter
EDA320
Digitalteknik - syntes
Kursutvärdering: http://document.chalmers.se/doc/47057ec7-ae75-487a-b6b1-7ba01fc31c79
Gå till kurshemsida
Behörighet:För kurser inom Chalmers utbildningsprogram gäller samma behörighetskrav som till de(t) program kursen ingår i.
Kursspecifika förkunskaper
En grundläggande kurs i Digital- och datorteknik (t. ex. EDA215, EDA432, EDA451) eller motsvarande.
Syfte
Kursen avser att ge grundläggande kunskaper i analys, syntes och optimering av digitala kombinatoriska nät och sekvensnät. Kursen ger också en inblick i de teknologier som sådana nät implementeras med. I kursen får studenten bekanta sig med ett modernt datorbaserat konstruktionsverktyg (CAD), samt lära sig grunderna för maskinvarubeskrivande språk.
Lärandemål (efter fullgjord kurs ska studenten kunna)
- Omsätta en problemformulering till teoretisk modell för digitala nät[L, I, T].
- Tillämpa strukturerade metoder för analys och syntes av kombinatoriska nät och sekvensnät [L, H].
- Beskriva en digital konstruktion i VHDL, utföra simulering och syntes med moderna verktyg samt utföra tester mot målteknologin [L].
- Förstå att maskinvara arbetar parallellt och därmed kunna uttrycka samt utnyttja parallellism i VHDL [L, I].
- Funktion, användning och begränsningar hos programmerbar logik [T].
- Känna till grunderna för konstruktion för testning, och principerna bakom testning [T].
- Förstå kopplingen VHDL via syntes till maskinvara [L].
Färdighet och förmåga
- Realisering av kombinatoriska nät i VHDL [L, I].
- Kunna identifiera statiska och dynamiska hasarder samt eliminera dessa [L, I, T].
- Kunna använda målteknologierna FPGA och CPLD på ett effektivt sätt [L, T].
- Behärska binär aritmetik såsom ”Carry look ahead”, multiplikation och BCD [L].
- Förstå och kunna använda sekvensnät av Mealy, Moore och synkron Mealy typ [L, I, T].
- Koda ett sekvensnät med en för målteknologin optimal kodning samt minimera antalet tillstånd [L, I, T].
- Kunna koda sekvensnät av Mealy, Moore och synkron Mealy typ i VHDL och förstå dess tidsegenskaper [L, I, T].
- Kunna skapa testbänkar för sina VHDL konstruktioner i VHDL [L].
- Känna till och kunna implementera enklare asynkrona sekvensnät [L, T].
- Kunna identifiera cykler och kapplöpningar i asynkrona sekvensnät och kunna eliminera dessa [L, I, T].
- Minimera ett asynkront sekvensnätet, ge det en kapplöpningsfri kodning [L, I, T].
Innehåll
Kombinatoriska nät:
- Representation och förenkling av Booleska funktioner med hjälp av Karnaughdiagram.
- Algoritmer för optimering av kombinatoriska nät med såväl en enda som flera utsignaler.
- Realisering av kombinatoriska nät med grindar och med hjälp av VHDL.
- Statiska och dynamiska hasarder. Flernivålogik. Konstruktion med avkodare och multiplexrar.
- Programmerbar logik som målteknologi för kombinatoriska nät.
Sekvensnät:
- Synkrona nät. Grundläggande begrepp, formell definition, Mealy och Moore nät.
- Metoder för tillståndskodning. Algoritmer för tillståndsminimering av fullständigt specificerade sekvensnät.
- Asynkrona nät. Grundläggande begrepp. Cykler och kapplöpningar. Kapplöpningsfri tillståndskodning. Tillståndsminimering.
- Realisering av synkrona sekvensnät nät hjälp av VHDL.
-Konstruktion för testning.
-Komponentkännedom/teknologier.
-HDL för syntes.
Organisation
Undervisningen bedrivs i form av föreläsningar, lektionsövningar och laborationer.
Litteratur
S. Brown, Z. Vranesic, Fundamentals of Digital Logic with VHDL Design, Third Edition
Examination
Skriftlig tentamen [T], samt godkända laborationer [L] med tillhörande inlämningsuppgifter [H].
Notera att inlämningsuppgiften ingår i det som benämns "laboration" som moment i LADOK:
|
|