Sök i kursutbudet

Använda sökfunktionen för att hitta i Chalmers utbildningsutbud, både vad gäller kurser och program. När det finns en kurshemsida visas en hus-symbol som leder till denna sida. Tänk på att välja det läsår du vill se information om.
Sök program och utbildningsplaner


Institutionernas kurser för doktorander

​​​​​​​​​​​​​​​​​​​​

Kursplan för

Läsår
EDA321 - Digitalteknik-syntes
 
Kursplanen fastställd 2010-02-19 av programansvarig (eller motsvarande)
Ägare: TKDAT
7,5 Poäng
Betygskala: TH - Fem, Fyra, Tre, Underkänt
Utbildningsnivå: Grundnivå
Huvudområde: Datateknik, Elektroteknik
Institution: 37 - DATA- OCH INFORMATIONSTEKNIK


Undervisningsspråk: Svenska

Modul   Poängfördelning   Tentamensdatum
Lp1 Lp2 Lp3 Lp4 Sommarkurs
0105 Laboration 3,0 hp Betygskala: UG   3,0 hp    
0205 Tentamen 4,5 hp Betygskala: TH   4,5 hp   15 Mar 2011 fm M,  14 Jan 2011 fm M,  23 Aug 2011 em V

I program

TKDAT DATATEKNIK, CIVILINGENJÖR, Årskurs 2 (obligatorisk)
TKELT ELEKTROTEKNIK, CIVILINGENJÖR, Årskurs 3 (valbar)
TKITE INFORMATIONSTEKNIK, CIVILINGENJÖR, Årskurs 3 (valbar)

Examinator:

Tekn lic  Arne Linde


Ersätter

EDA320   Digitalteknik - syntes

Kursutvärdering:

http://document.chalmers.se/doc/910006838


Behörighet:

För kurser inom Chalmers utbildningsprogram gäller samma behörighetskrav som till de(t) program kursen ingår i.

Kursspecifika förkunskaper

En grundläggande kurs i Digital- och datorteknik (t. ex.EDA215, EDA432, EDA451) eller motsvarande.

Syfte

Kursen avser att ge grundläggande kunskaper i analys, syntes och optimering av digitala kombinatoriska nät och sekvensnät. Kursen ger också en inblick i de teknologier som sådana nät implementeras med. I kursen får studenten bekanta sig med ett modernt datorbaserat konstruktionsverktyg (CAD).

Lärandemål (efter fullgjord kurs ska studenten kunna)


  • Principer för en strukturerad och hierarkisk beskrivning av mindre digitala system.

  • Beskriva en mindre digital konstruktion i VHDL, utföra simulering och syntes med moderna verktyg samt utföra enklare tester mot målteknologin.

  • Funktion, användning och begränsningar hos programmerbar logik.

  • Känna till grunderna för konstruktion för testning, och principerna bakom testning.

  • Förstå kopplingen VHDL syntes maskinvara.


 
Färdighet och förmåga



  • Förenkla en funktion av upp till 5 variabler med Karnaughdiagram.

  • Förenkla en funktion av upp till 5 variabler med Quine-McCluskey.

  • Realisering av kombinatoriska nät med grindar och med hjälp av VHDL.

  • Kunna identifiera statiska och dynamiska hasarder samt eliminera dessa.

  • Kunna använda målteknologierna FPGA och CPLD på ett effektivt sätt.

  • Behärska binär aritmetik såsom ”Carry look ahead”, multiplikation och BCD.

  • Förstå och kunna använda sekvensnät av Mealy, Moore och synkron Mealy typ.

  • Koda ett sekvensnät med en för målteknologin optimal kodning samt minimera antalet tillstånd.

  • Kunna koda sekvensnät av Mealy, Moore och synkron Mealy typ i VHDL och förstå dess tidsegenskaper.

  • Kunna skapa enklare testbänkar för sina VHDL konstruktioner.

  • Känna till och kunna implementera enklare asynkrona sekvensnät.

  • Kunna identifiera cykler och kapplöpningar i asynkrona sekvensnät och kunna eliminera dessa.

  • Minimera ett asynkront sekvensnätet, ge det en kapplöpningsfri kodning som är fri från essentiella hasader.


 

Innehåll

Kombinatoriska nät:
- Representation och förenkling av Booleska funktioner med hjälp av Karnaughdiagram.
- Algoritmer för optimering av kombinatoriska nät med såväl en enda som flera utsignaler.
- Realisering av kombinatoriska nät med grindar och med hjälp av VHDL.
- Statiska och dynamiska hasarder. Flernivålogik. Konstruktion med avkodare och multiplexrar.
- Programmerbar logik som målteknologi för kombinatoriska nät.

Sekvensnät:
- Synkrona nät. Grundläggande begrepp, formell definition, Mealy och Moore nät.
- Metoder för tillståndskodning. Algoritmer för tillståndsminimering av fullständigt specificerade sekvensnät.
- Asynkrona nät. Grundläggande begrepp. Cykler och kapplöpningar. Kapplöpningsfri tillståndskodning. Essentiella hasarder. Tillståndsminimering.
- Realisering av synkrona sekvensnät nät hjälp av VHDL.

-Konstruktion för testning.
-Komponentkännedom/teknologier.
-HDL för syntes.

Organisation

Undervisningen bedrivs i form av föreläsningar, lektionsövningar och laborationer.

Litteratur

S. Brown, Z. Vranesic, Fundamentals of Digital Logic with VHDL Design,  Fourth Edition
ISBN 007-124482-4

Examination

Skriftlig tentamen, samt godkända laborationer.


Sidansvarig Publicerad: må 13 jul 2020.